在溅射镀膜过程中，当密度低的溅射靶材受到轰击时，靶材内部孔隙中的气体突然释放，使大尺寸的靶材颗粒或粒子飞溅，或者成膜后薄膜材料受到二次电子的轰击，导致粒子飞溅。这些颗粒的出现会降低薄膜质量。为了减少靶材固体中的孔隙率并改善膜性能，通常要求溅射靶材具有高密度。钼溅射靶材的相对密度应在98%以上。

　　一般钼溅射靶材是多晶的，晶粒大小可以在微米到毫米的数量级。实验结果表明，细晶粒靶材的溅射速率快于粗晶粒靶材。然而，对于具有小晶粒尺寸差异的靶材，沉积膜的厚度分布是均匀的。

　　在溅射过程中，靶材原子容易沿着六边形阵列中原子接近排列的方向溅射。因此，为了达到高的溅射率，常常通过改变靶材的晶体结构来提高溅射率。靶材的结晶方向对溅射薄膜的厚度均匀性也有很大的影响。因此，获得具有一定晶向的靶材结构对于薄膜的溅射过程是非常重要的。

　　一般钼溅射靶材在溅射前需要与无氧铜(或铝等其他材料)的底盘连接，使溅射时靶材与底盘之间的导热性和导电性良好。粘合后需要进行超声波检查，保证两部分未粘合面积小于2%，以满足大功率溅射不脱落的要求。

　　集成电路的每个单元器件由衬底、绝缘层、介质层、导体层和保护层组成，其中介质层、导体层乃至保护层都需要溅射镀膜工艺。集成电路中使用的薄膜产品包括电极互连膜、阻挡膜、接触膜、光刻膜、电容器电极膜、电阻膜等。常用于制作导电或绝缘层、提高吸收率的抗反射膜，以及暂时阻止蚀刻。由于半导体器件的高精度，通常采用薄膜沉积工艺来实现薄膜，晶圆表面的沉积物会在晶圆表面形成连续、封闭的薄膜。而且，由于薄膜是芯片结构的功能材料层，在芯片制造、封装和测试后都会残留在芯片中，薄膜的技术参数直接影响芯片性能。

　　半导体薄膜主要通过气相沉积制备，气相沉积包括物理气相沉积(PVD)和化学气相沉积(CVD)。溅射是物理气相沉积的一种形式。由于其生产效率高、密度和性能好，在大规模集成电路领域得到了推广，现在已经成为薄膜制备中的核心技术。在这个过程中，高能离子束是由离子源产生的离子在高真空中加速聚集而形成的。高能离子束撞击高纯靶材的固体板，离子与靶材表面的原子交换动能，使靶材表面的原子分离并沉积在硅片衬底表面形成电子薄膜。